PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-154981

(43) Date of publication of application: 09.07.1987

(51)Int.Cl.

HO4N 5/335 HO1L 27/14

(21)Application number: 60-292900

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.12.1985

(72)Inventor: OZAKI TOSHIBUMI


OBA SHINYA NAKAI MASAAKI ANDO HARUHISA AKIMOTO HAJIME

(54) SOLID-STATE IMAGE PICKUP ELEMENT

(57)Abstract:

PURPOSE: To obtain a solid-state image pickup element which has a high S/N ratio and high resolution by equipping each vertical signal line with a reset switch which resets the vertical signal line and also providing a means which detects the difference between an empty vertical signal line potential after resetting and a vertical signal line potential when a signal is present.

Signal line potential when a signal is present. CONSTITUTION: A smear signal is read out firstly when a horizontal blanking period HBL is entered, and potentials of S1□S5 rise, so that switches 31, 34, 36, 38, and 40 are opened. At this time, a false signal such as a smear charged on a vertical signal line 8 is swept out of an element through the switch 31 and the vertical signal line 8 is reset to a voltage Vv applied to a terminal R. Further, the input terminal of an amplifier 35 is reset to a reference voltage VREFP (t=t1) and then the switch 31 is closed, so that the vertical signal line potential fluctuates by vn owing to a kTC noise (t=t2). The switch 34 is closed some tie delay later to activate an amplifier





33, and variation in the potential of the vertical signal line after said time is multiplied by G1G2 and appears at the output terminals of the amplifier 33 (t=t3). Variation in the potential of the vertical signal line after time t3 is only potential variation due to the generation of a smear charge.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62 - 154981

@Int_Cl_4	識別記号	庁内整理番号		43公川	昭和62年(1	987)7月9日
H 04 N 5/335		P-8420-5C				
H 01 L 27/14		7525-5F				
H 04 N 5/335		E-8420-5C	審查請求	未請求	発明の数(3 (全10頁)

ᡚ発明の名称 固体撮像素子

②特 願 昭60-292900

②出 願 昭60(1985)12月27日

⑫発 明 者 尾 崎 俊 文 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内 @発 明 者 大 弥 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内 の発 明 渚 中 # īF. 童 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内 ②発 眀 治 者 安 久 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内

切出 願 人 株式会社日立製作所砂代 瑆 人 弁理士 中村 純之助

東京都千代田区神田駿河台4丁目6番地

して 全 パープ 最終頁に続く

明和新

1. 発明の名称

固体摄像素子

- 2. 特許請求の範囲
- (1) 同一半導体基板上に、2次元状に配列された光電変換素子と、該光電変換素子を選択するための垂直走査回路ならびに水中走査回路と、上記を換素子におけて、より関関し、一端をつれて、上記を換素子に接続されるぐ垂直信号線とによりないで、上記を選びとによりないで、上記の重信号線をリセットをの主記を直信号線をリセットをの主記を関位との差を検知のする手段を備えたことを特徴とする固体操機を引きるという。
- (2) 同一半導体基板上に、2次元状に配列された光電変換素子と、該光電変換素子を選択するための垂直走査回路ならびに水平走査回路と、上記

垂直走査回路の選択信号により開閉し、一幅が上記光電変換素子に接続される頭直スイッチと、 該 垂直スイッチの一端をつなぐ垂直信号線とにより なる固体撮像素子において、上記頭改備号線ごと にスメア信号とスメア信号の混入した信号との発 を検知し出力する手段を設けたことを特徴とする 関体機像素子。

- (3) 同一半導体基板上に、2次元状に配列された光電変換素子と、該光電変換素子を選択するための垂直走査回路ならびに水平走査回路と、上記垂直建立回路の選択信号により開閉し、一端が上記光電変換素子に接続される垂直スイッチと、該重スイッチの一端をつなぐ垂直信号線とによりなる固体操像素子において、上記垂直信号線ごとにアナログ信号をデジタル信号に変換する回路を設けたことを特徴とする固体操像素子。
- (4)上記デジタル信号は、上記アナログ信号を 遂次階段波状の参照電圧と比較することにより、 変換するものであることを特徴とする特許請求の 範囲第3項に記載した固体級像楽子。

- (5)上記垂直信号線は、垂直信号線ごとの電位 変動を検知増額する増幅器を設けたものであることを特徴とする特許請求の範囲第1項ないし第4 項のいずれかに記載した固体撥像楽子。
- (6)上記垂直信号線は、与えられた比較電位差により、上記比較低位差の増幅後の出力を出力倒の比較電位差と比較することにより、上記増幅器の利得ばらつきを検知し、検知結果にもとづき上記利得ばらつきを補正する手段を設けたことを特徴とする特許請求の範囲第5項に記載した固体機像素子。

(7)上記利得政ばらつきは、上記垂直線ごとにアナログ出力を選次階段放状の参照電圧と比較することにより、デジタル変換する回路を設け、上記階段波の1ステップを利得ばらつきの検知結果をもとに、垂直倡号線ごとに変化させて補正したものであることを特徴とする特許請求の範囲第6項に記載した固体擬像素子。

- 3 -

つぎの助作を行う。まず、水平ブランキング期間中に、垂直走査回路2により選択された行の垂直ゲート級3の電圧が高くなり、垂直スイッチ4が開き、信号電荷がホトダイオード1から垂直信号線8に送られる。その後、水平走査期間においては、水平走査回路5が動作し水平スイッチ6が順次期別し、信号電荷は順次素子外部の増幅器7により増幅され出力される。

上記のMOS型関体操像素子は、他の代表的な2次元固体操像素子の一種であるCCD型関体操像素子に較べ、ホトダイオード1と垂直スイッチ4よりなる受光部の構造が簡単であるために、光利用率が高く、かつ高い歩留りが得られる。しかしながら、雑音が大きく、信号対雑音比(以下S/N比という)が低い。

一方、全ての固体操像素子は、明るい被写体を 写したときに再生画の上下に白く尾を引く垂直ス メア現象が生じ、高照度における画像劣化の要因 になる。

また、テレビジョンシステムは今後高精細化の

3. 発明の詳細な説明

(発明の利用分野)

本発明は、高感度、低スメア、高解像度を実現するのに好適なMOS型関体操像素子に関するものである。

(発明の背景)

従来、2次元関体扱像素子の代表的な一種としてMOS型固体扱像素子が知られている(M. Aoki et al: アイエスエスシーシー・ダイジェスト・オブ・テクニカル・ペーパーズ、p26、Fob. 13、1980)。上記素子は第6回に示すような阿路構成によっている。第6回において、1は2次元状に配置されて光電変換を行うホトダイオード、2は各行を選択する垂直走空回路、3は上記垂直を設立をの選択信号を各垂直スイッチに導くの選択信号を各垂直の選択信号を各垂直の選択信号を各重である。上記回路は6号により関閉する水平スイッチ、7は素子外部の増幅回路、8は垂直信号線である。上記回路は

- 1 -

方向をとり、その一例として走査線数が1125本で、 画面の緩機比が3対4の方式が注目されている。 上記方式を用いたシステムには、信号帯域傾が0 ~30M版のテレビジョンカメラを使用する必要が ある(龍田:テレビジョンカメラに用いられる頃 体機像素子には60M版以上の走査速度が要求され、 従来のMOS型素子やCCD型素子では、実験の 結果、現状技術で実現するのが困難である。

(発明の目的)

本発明は、MOS型固体操像剥子の高い信号利用率と高歩留りを保ちながら、雑音およびスメアの低減をはかり、高速走査が可能な信号説出し方法を実現し、高S/Nで高解像度を有する関体機像素子を得ることを目的とする。

(発明の概要)

発明者等の検討によれば、MOS型固体機像業子の主雑音源の1つは、水平スイッチの熱雑音により発生するkTC雑音である。上記雑音は、水平スイッチが開閉する際に、水平スイッチの熱雑

音により垂直信号線のリセット電位がゆらぐこと によって発生する。kTC雑音はCCD型固体操 像楽子の出力部において発生するリセット雑音と 同種のものである。CCD素子においては、上記 雑音を低減するために、相関2重サンプリング法 (M. H. WHITE et al:ジャーナル・オブ・ソリ ッドステイト・サーキット、vol. SC-9、No.1、 p1~12、Feb. 1974) が広く用いられている。本 発明は上記相関2重サンプリング法を行う回路を MOS型閥体操像妻子の各乗直信号線ごとに設け、 水平スイッチの熱難音により発生するkTC難音 を抑圧するものである。このため本発明は、同一 半導体基板上に、2次元状に配列された光電変換 素子と、該光電変換素子を選択するための垂直走 査団路ならびに水平走査回路と、上記垂直走査回 路の選択信号により開閉し、一端が上記光電変換 素子に接続される垂直スイッチと、眩垂直スイッ チの一端をつなぐ垂直信号線よりなる固体撮像素 子において、上記垂直信号線ごとに該垂直信号線 をリセットするリセットスイッチを備え、リセッ

- 7 -

記スメア差動方式を行う回路を各垂直信号線ごと に設けることにある。このため、まず垂直スメア だけを出力し、つぎに垂直スメアの重優された信 号電荷を読み出し、これら2つの差をとることに より信号電荷を出力する。

ト後の空の上記垂直信号線電位と、信号がある場合の上記垂直信号線電位との差を検知する手段を設けたことにより、まず垂直信号線をリセットして k T C 鍵音だけを出力し、つぎに信号電荷を水トダイオードより垂直信号線に送り、 k T C 雑音が重量された信号を出力し、上記 2 つの差をとることにより真の信号を出力するものである。

ところで、MOS型圏体操像業子の郵適スメアは、1水平走査期間中に光の漏れ込み等により垂直信号線に余分な電荷が発生し、借号電荷に混入するために生じる。上記の本発明による業子においては、垂直信号線のリセット後に信号電荷をホトダイオードから垂直信号線に送るために、スメアの信号が混入する時間は、従来に比し1/20~1/60に低減することができ、したがってスメアを減少させることができる。

一方、垂直スメアを低減する非常に有効な手段 として、小沢他の1984年テレビジョン学会全国大会予務集、3-15、pp67に記載されているスメア 差動方式がある。本発明のもう一つの主旨は、上

-8-

めに容易に高速化が図れ、高速走査に適している。 【発明の実施例】

第1 図において、1 は2 次元状に配関した水トダイオード、2 は各行を選択する態改進変固略、3 は垂直ゲート線、4 は垂直スイッチ、5 は各列の選択を行う水平走査回路、8 は垂直併号線、21

はkTCの錐音抑圧を行うダブルサンプリング回 路とスメア抑圧を行うスメア差動回路、22はA/ D変換回路、23は出力パッファと利得補正回路で ある。上記21および22の詳細園である第2図にお いて、Aは垂直៨号線8に接続され、B、C、D は上記23の詳細図である第4図のE、F、Gにそ れぞれ接続される。第2図における31は垂直信号 線電位をリセットするためのリセットスイッチ、 32は垂直信号線8の電位変動を検知増幅するため の増幅器で、33、37、39はそれぞれ増幅器を示し、 34、38、40はそれぞれ増幅器33、37、39を自己バ イアスするためのスイッチ、35、41はバッファ増 幅器、36はパッファ増幅器35の入力にA/D変換 のための参照電圧を与えるスイッチ、42および43 は第4回に示す利得補正回路からの信号により開 閉するスイッチ、45、46、47、48はそれぞれ信号 を伝達するための容量、49、50は利将補正のため 参照電圧を伝達する容量をそれぞれ示している。 上記各増幅器32、33、37、39、41の利将をそれぞ れG1、G2、G3、G4、G5、G1とする。第3図

- 11 -

れる。一方、時刻t,以降の垂直信号線電位変動 は、スメア電荷の発生による電位変動だけである。 したがってスイッチ36が閉じた時点においては、 増幅器33の出力端の電位変動 Δ Ⅴ₂は (1) 式に なる.

 $\Delta V_2 = G_1 G_2 V_{sn} T_{s_1} \cdots \cdots \cdots (1)$ ここにVenは単位時間当りのスメア電荷による垂 直信号線電位変動を示す。すなわち、kTC雑音 が混入しないスメア信号だけを得ることができ、 ダブルサンプルが遊成されていることになる(第 3 图、t = ta)。

つぎに同様にして信号電荷の読み出しが行われ る。すなわち、スイッチ31が再び開閉して垂直信 号線がリセットされ、その後スイッチ34が閉じた のち、ある垂直ゲート線(第1図、3)の電位が 高くなり、ホトダイオード(第1回、1)より垂 直信号線8に信号電荷が送られる。スイッチ34が 閉じて時間Tsュを経たのちスイッチ38が閉じ、増 幅器37が活性化され、この時刻以降の増幅器35の 出力端子の電位変動がG。倍されて増幅器37の出

- 13 -

の駆動パルスタイミング図の(a)~(j)に示 す各記号は、第2回における各端子の記号に対応 しており、HBLは水平ブランキング期間を示す。 水平ブランキング期間に入ると、まずスメア付号 の読み出しが行われる。S1~S5の低似が高く なり、スイッチ31、34、36、38、40が聞く。この 時、スメア等の垂直信号級8に帮えられた数似盾 号はスイッチ31を通じて滑子外部に掃き出され、 垂直信号線8は蝎子Rにかかる雉圧Vvにリセッ トされる。また、増幅器35の入力娯子は参照代圧 Voggpにリセットされる (第3回、 t = ti). つぎにスイッチ31が閉じ、kTC雌音により垂直 借号線低位はマnだけゆらぐ (第3図、t=tz)。 この後ある時間遅れののちスイッチ34が閉じ、増 幅器33が活性化され、この時刻以降の重直信号線 の電位変動が増幅器33の出力端にG.G.倍されて 表われる(第3回、t=t3)。この後下のだけ時 間が経過したのちスイッチ36が閉じ、増幅器35が 活性化され、この時刻以降の増幅器33の出力端の **電位変動が増幅器33の出力端に G, 許されて扱わ**

- 12 -

力端子に表われる。この後ある時間遅れてスイッ チ40が閉じ、増幅器39も活性化される。

スイッチ38が閉じた時点における増幅器33の出 カ婚子の電位変動 Δ V₂/は(1) 式と同様につぎ のようになる.

 $\Delta V_{z}' = G_{1}G_{2}(V_{sm}T_{s_{1}} + V_{s}) \cdots (2)$ ここにVεは信号電荷による垂直信号線電位変動 を示す。すなわち、kTC雑音が混入しない信号 保荷にスメア電荷が加えられた併身が得られるこ とになる。この結果、時折t。でスイッチ36が閉 じてからの増幅器35の出力端の電位変動Δ V,は、 つぎに示す(3)式になる。

 $\Delta V_{s} = G_{s}G_{s}(V_{sm}(T_{ss} - T_{ss}) + V_{s}) \cdots (3)$ ここで Tai = Tai とすれば増額器35の出力端の低 位変動 A V。は (4) 式のようになる。

すなわち、kTC錐音もスメア信号も混入しない 真の信号成分を増幅することができ、スメア発動 が達成されていることになる(第3例、t=t。)。

その後、水平走査期間に入るとA/D変換が実

行される。まず、増幅器32、33が非動作状態になる。これは各増幅器32、33の電源を低レベルにすることにより遊成される。その後、S 3 嫡子にかかる電圧が高レベルとなり、スイッチ36が開きREF1端子に参照電圧VREPPがかかりスイッチ36が閉じる(第3 図、t=t。)。この時、増幅器35の出力端の電位は信号説み出し終了時点(第3 図、t=t。)に比し、一G、G、G、V。だけ変化する。この結果、増幅器41の出力端子の出力は一G、G、G、G、G、G、G、G、G、G、V。だけ変化する。その後、REPP端子にかかる参照電位をVREPPより階段
波状にム VREFPずつ上げてゆくと、増幅器41の出力電位変動 ム V。は(5) 式となる。

 $\Delta V_s = G_s G_s G_s G_s (n \Delta V_{REFP} - G_s G_s V_s) \cdots (5)$ ここに n は R E F 1 婚子にかかる 電圧が $V_{REFP} O$ ときを 0 とし、以降階段波の 1 ステップごとに 1 ずつ増加する整数である。したがって、 $G_s G_s$ $G_s O$ 値が十分に高ければ、つぎに示す(6)式の時に、増幅器41の出力は高レベルから低レベルに変化する。

- 15 -

REFPは第2図に対応する端子を示す。水平走 査期間に入り、A/D変換の動作が始まると、ま ずREF 端子に参照電圧 VREPがかかる。この時、 増幅器41の出力は高電圧となっており、スイッチ 51は開の状態となっており、端子D1、D2、 D3が低電圧となっているので、ノードスはすべ て低電位になる(第5回(a) t=ts)。この後、 端子REFPにかかる電圧が階段波状に変化する とともに、蜗子D1、D2、D3の電圧が階段波 のステップに応じて高低になる。なお、D1は最 小ピットを、D2が次のビットを、D3が最大ビ ットを示している。階段波のステップ数nが(6) 式になると、増幅器41の出力が高電圧から低電圧 になり、スイッチ51が閉じる。この結果、ノード Xにはこの時の端子D1、D2、D3の高低の電 圧が保持されることになる(第5図(a)t=t y)。この時刻以降、RBFPの電圧は増加し、ま た始子D1、D2の電圧を変化し続けるが、増幅 器41の出力は低電圧のままであるので、スイッチ 51は閉じたままになる。この結果、A/D変換の

$$n = \frac{G_1G_2V_9}{\Delta V_{gepp}} \qquad \cdots \qquad (6)$$

この信号を検知し、nのデジタル値をバッファメモリに入れることにより、A/D変換が完了する。第4 図において、51 はA/D変換器からの信号により開閉するスイッチ、52 は A/D 変換の結果をより開閉するスイッチ、53 は A/D 変換の結果をメモ変回路50の選択信号により開閉しメモリ容量54に転送するためのゲート、55は水平走変回路50の選択信号により開閉しメモリ容量のスイッチ、57は信号線の電位を検知し、メモリ容量中の情報の1、0を判別するためのプリチャージスイッチで、57、58 は各行に1つずつ設けられる。また59はゲイン補正用情報を第2 図中のスイッチ42、43

第5図において、D1~D3、TG1、TG2、PC1、PC2は第4図中の各対応する偏子を、fx、fxは水平走査回路の走査パルス、R、

に伝達するためのスイッチ、60はノードとの電圧

をリセットするためのスイッチである。

- 16 -

結果がノードスの高低の低圧として得られること になる。このA/D変換の結果はつぎの水平並変 期に入る前に転送ゲート53が開き、メモリ容量54 に転送される。すなわち端子Vccには髙旭庄がか かっているので、ノードスの電圧が高電圧の時に はスイッチ52が開き、メモリ客量は高能圧となる (第6図(a) t=t。)。 つぎの走査期間には、 メモリ容量54に保持された情報が順次能み出され る。すなわち、水平走査回路5のパルスφ」に同 期して遺択信号が送られ、ある列のスイッチ55が 開き、メモリ容量中の信号電荷が信号線56に読み 出されるとともに、メモリ容量54が低電圧にリセ ットされる。信号線に読み出された電荷はセンス アンプ57により検知され、楽子外部に放み出され る。この後、水平走査回路の他のパルス 4, に同 期して、スイッチ58が開き個母線が鵜子 V ccの惟 圧にプリチャージされ、つぎの借号総み出しが可 能な状態になる (第5関 (a) t = t。)。

上記で光信号を読み出すための動作が終了する が、つぎに利得補正のための動作について述べる。 光信号のデジタル値を示すnの数は(6) 式で与えられる。 従って、利得 G₁、 G₂がばらつくと同一の V₃であってもnの数が異なる結果になり、 級絡状の固定パタン雑音といわれる雑音が生じる。 そこで参照電圧のステップの大きさを各列ごとに 変化させることにより、このゲインの補正を行い、 協定パタン雑音を抑圧する。このため、第2 図に おける42、43のスイッチ、49、50の容量ならびに 第4 図における59、60のスイッチが付加される。

ゲート59を開きノードYに転送する。この結果、 利得補正信号mの懴に応じ、スイッチ42、43が開 くか閉じるかすることになり、利得補正の準備が 完了する(第5図(b) t = t 1 = 1)。

さてこの状態で、信号の A / D 変換が行われる時に、REFPの電圧ばかりでなく、REF1、REF2の電圧も同時に Δ V REF1、 Δ V REF1 だけ附段波状に変化させる。この電圧変動は容量48、50を介して増幅器37の入力端子電圧の変化となって顕される。この結果、増幅器41の出力電位変動 Δ V ω'は(10)式となる。

$$\Delta V_e' = G_e, G_s, G_e \left\{ h \left(\begin{array}{c} G_e c_p \\ \\ c_p + \sum\limits_{i=1}^q a_i c_i \end{array} \right) \right\}$$

$$\sum_{i=1}^{q} \frac{a_{i} \circ i}{c_{p} + \sum_{i=1}^{q} a_{i} c_{i}} \Delta V_{REF};)$$

$$-\frac{G_3 c_P}{c_P + \sum_{i=1}^{N} a_i c_1} G_1 G_2 V_2 \qquad \cdots \cdots \qquad (10)$$

ここで c_p は容量47の値、 c_i (i=1、2) は容量49、50の値、 a_i (i=1、2) はmのデジタ

ここにNはA/D変換の最大ステップ数を示す。 PビットのA/D変換を行う場合には2^Pとなる (第5図(b) t=t₁₁)。以降V_{REFP}がΔV_{REFP} だけづつ階段波状に増加し、A/D変換がなされ (7) 式で示すmの値を得る。

$$m = \frac{G_1 G_2 \Delta V_R - N \Delta V_{REPP}}{\Delta V_{REPP}} \tag{7}$$

すなわち、ΔRの増幅された信号G,G,ΔRの参照電圧の最大変化値NΔVREFPの差を配圧をざみ ΔVREFPで割ったものが得られる。今、ΔRをmがOになるように(8) 式のように遊ぶ。

$$\Delta R = \frac{N \Delta V_{REFP}}{G_1 G_2} \tag{8}$$

この時、ある列の利得がd G,、d G,だけ他の列 に比し大きいとすると、(9)式の利得制形併号 m を得ることができる。

$$m = N \frac{dG_1 dG_2}{G_1G_2} \tag{9}$$

A/D変換が終了すると、mの値はノードスの電圧の高低としてデジタル値で保持されている。この値を端子TG。の電圧を高くすることにより、

- 20 -

ル値により 1 か 0 の 値をとる。 従って 符られる n′の値は (11) 式となる。

$$n' = \frac{G_1 G_2 V_0}{\Delta V_{REFP} \left(1 + \sum_{i=1}^{p} a_i \frac{G_1}{G_1 G_P} \frac{\Delta V_{REF1}}{\Delta V_{REFP}}\right)} \cdots (11)$$

利得のばらつきがない場合には a:=0 (i=1-q) であるから (i=1) 式は (i=1) であるから (i=1) 式は (i=1) である。一方、ある列の利得が G_iG_i (i=1) で i=1 で

$$\frac{dG_1 dG_2}{G_2 G_3} = \sum_{i=1}^{q} a_i \frac{C_i}{G_2 C_P} \frac{\Delta V_{REFi}}{\Delta V_{REFP}} \cdots (12)$$

一方、(9)式より(13)式が成立する。

$$\frac{dG_x dG_x}{G_x G_a} = \sum_{i=x}^{q} a_i 2^{i-p} \qquad \cdots (13)$$

従って、各参照電圧を増幅器37の入力幅に入力する容量 c:ならびに参照他圧のステップ Δ V REF: 間ならびに利得 G a の間に (14) 式の関係が成立てば、利得補正ができることになる。

$$2^{i-p} = \frac{c_i}{G_0 c_p} \frac{\Delta V_{REPi}}{\Delta V_{REPp}} \cdots (14)$$

すなわち、密量 c:を c,の 2 ^{1-e} だけ小さくするが、 お照電圧 A V REF; を A V REFPの 2 ^{1-e} だけ小さくするか、 G. を 2 ^{e-i} 倍とするかの 3 つのうちいずれか、もしくはその組合わせにより(14)式を成立させればよいことになる。 なお、以上の利得補正は、 ゲインが正方向にばらついた場合だけしか実現できないが、 R 端子にかける電圧を十分に大きくとり、 利得 G. G. が 最小である列について(8)式が成立つようにすれば、 常に可能である。また、 正、 負のどちらのばらつきも補正するようにすることもできる。

. . .

上記実施例は列ごとにダブルサンプリング回路を設けることにより、垂直信号線のリセットによるkTC雑音が信号に混入せず、高感度となり、また、列ごとにスメア差動回路を設けることにより、スメアは信号に混入せず低スメアになる。さらに列ごとにA/D変換回路を設けているために、デジタル値を読み出すことができ、高速走査に適し、高解像度化が容易である。さらにまた、列ごとに増幅器を設け、ランダム雑音を低減できる反

- 23 -

ことによって、MOS型関体扱像素子の受光部の 構成を変えることなく、雑音を低減し、スメアを 原理的になくし、またデジタル値を走査して高速 走査が可能となるので、高S/Nで低スメア、か つ高解像度である固体扱像素子を実現することが できる。

4. 図面の簡単な説明

第1図は本発明による固体撮像素子の一実施例を示す回路構成図、第2図は上記実施例のダブルサンプリング回路とスメア登勵回路およびA/D 変換回路を示す回路図、第3図は上記客回路の駆動パルスタイミング図、第4図は上記回路の駆動パルスタイミング図、第6図は上記回路の駆動パルスタイミング図、第6図は生記回路の駆動パルスタイミング図、第6図は生死のMOS型固体撮像素子の回路構成図である。

1 … 光電変換素子 2

2 … 垂直走查回路

3 … 垂直ゲート線

4… 無直スイッチ

5 … 水平走查回路

8 … 垂直信号線

21…ダブルサンプリング回路

面、逆に問題点となる増幅器の利得ばらつきを、 A / D 変換の際の参照電圧のステップをデジタル 的に補正することにより、この利得ばらつきを補 正することが可能である。

(発明の効果)

57…センスアンプ


- 24 -

22… A / D 変換回路 23… 出力パッファ 31… リセットスイッチ 32、33、37、39… 増幅器 35、41… パッファ増幅器 34、36、38、40、43、51、52、58、60… スイッチ

代理人弁理士 中村 乾之 助


59…ゲート

沙 | 网




1:光電変換系子 2:垂直走査回路 3:垂直ゲー線 4:垂直スペナ 5:水平走査回路 8:垂直信号線 21:ダブルサンプリンプ回路 22:4/6変換回路 23:出カバッファ 31:リセットスイッチ 32.33.37.39:増幅器 35.41:バッファ増幅器 34.36.38.40.43.51.52.58.60:スイッチ 57:センスア,プ 59:ゲート


学 2 図




才 3 図



特開昭62-154981(9)



才 6 図



第1頁の続き

砂発 明 者 秋 元

登 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中 央研究所内